A
억셉터 – 가전자대에서 여기된 전자를 받아들여 정공 전도를 일으키는 반도체의 불순물입니다.
활성 Si 층 – SOI 기판의 매립 산화물(BOX) 상단에 있는 실리콘 층입니다.
접착력 – 재료가 서로 달라붙는(접착하는) 능력입니다.
접착층 – 일반적으로 포토리소그래피 공정에서 기판에 대한 포토레지스트와 같은 재료의 접착력을 향상시키는 데 사용되는 재료입니다. 일부 금속은 후속 층의 접착을 촉진하는 데에도 사용됩니다.
비정질 Si, a-Si – 장거리 결정학 순서가 없는 비결정성 박막 실리콘. 단결정 및 폴리실리콘에 비해 전기적 특성이 떨어지지만, 가격이 저렴하고 제조가 용이합니다. 주로 태양전지 제조에 사용된다.
옹스트롬, Å – 반도체 산업에서 일반적으로 사용되는 길이 단위이지만 표준 국제 단위로 인식되지는 않습니다. 1 Å=10-8cm=10-4 마이크로미터=0.1 nm; 일반적인 원자의 크기.
이방성 – 다양한 결정학 방향에서 물리적 특성을 나타냅니다.
이방성 에칭 - 특정 결정학 방향을 따라 가속화된 에칭 속도를 나타내는 선택적 에칭입니다.
B
배치 공정(Batch process) - 단일 웨이퍼 공정과 달리 여러 개의 웨이퍼를 동시에 처리하는 공정입니다.
양극성 – 정공과 전자를 모두 전하 캐리어로 사용하는 트랜지스터를 생산하는 반도체 장치 제조 기술입니다.
보트 – 1. 열 또는 기타 공정 중에 많은 반도체 웨이퍼를 고정하도록 설계된 용융 실리카, 석영, 폴리 Si 또는 SiC와 같은 고순도 내열성 재료로 만들어진 장치. 2. 증발 중에 소스 물질을 담는 동시에 소스를 녹는점까지 가열하도록 설계된 장치 전류가 통과하는 전도성이 높고 온도에 강한 재료로 만들어졌습니다.
결합된 SOI – 두 개의 실리콘 웨이퍼를 산화된 표면으로 결합하여 형성된 SOI 기판으로, 하나의 웨이퍼는 두 개의 Si 층 사이에 샌드위치된 산화물 층으로 형성됩니다. 하나의 웨이퍼는 이후 지정된 두께로 연마되어 장치가 제조될 활성층을 형성합니다.
붕소 – 주기율표 III족의 원소. 실리콘에서 수용체 역할을 하며; 붕소는 실리콘 장치 제조에 사용되는 유일한 p형 도펀트입니다.
보우 – 존재하는 두께 변화와 관계없이 웨이퍼 중심선의 오목함, 곡률 또는 변형.
BOX – SOI 기판에 묻힌 산화물; 웨이퍼 사이의 층.
C
화학적 기계적 연마(CMP) - 후속 처리를 위해 거울과 같은 표면을 얻기 위해 화학적, 기계적 작용을 사용하여 웨이퍼에서 표면 물질을 제거하는 프로세스입니다.
척 마크(Chuck Mark) – 로봇 엔드 이펙터, 척 또는 막대로 인해 발생하는 웨이퍼 표면의 물리적 마크입니다.
Clean Room – 반도체 제조에 꼭 필요한 밀폐형 초청정 공간입니다. 공기 중 입자는 지정된 최소 수준으로 공간에서 제거되며 실내 온도와 습도는 엄격하게 제어됩니다. 클린룸 등급은 클래스 1부터 클래스 10까지입니다000. 숫자는 입방피트당 입자 수에 해당합니다.
벽개면(cleavage plane) - 결정학에서 선호하는 파단면입니다.
화합물 반도체(Compound Semiconductor) – 주로 주기율표의 II족부터 VI족까지의 두 개 이상의 원소를 사용하여 형성된 합성 반도체. 화합물 반도체는 자연에 나타나지 않는다
전도도(Conductivity) – 물질 내에서 전하 운반체가 쉽게 흐르는 정도를 측정한 것입니다. 저항력의 역수.
결정(Crystal) – 물질 전체에 걸쳐 원자의 주기적인 공간 배열을 특징으로 하는 고체입니다.
결정 결함 – 결정 내 원자의 이상적인 배열에서 벗어남.
Czochralski 결정 성장, CZ – 단결정 고체를 얻기 위해 결정 당김을 활용하는 공정. 대구경 반도체 웨이퍼(예: 300mm Si 웨이퍼)를 얻기 위한 가장 일반적인 방법입니다. 원하는 전도성 유형과 도핑 수준은 용융된 재료에 도펀트를 추가하여 달성됩니다. 고급 Si 마이크로 전자공학에 사용되는 웨이퍼는 거의 고유하게 CZ 성장됩니다.
결정 풀링(Crystal Pulling) – 단결정 시드가 용융물에서 천천히 빠져나오고 물질이 액체-고체 경계면에서 응축되어 점차적으로 막대 모양의 단결정 물질 조각을 형성하는 프로세스입니다. 결정 당김은 CZ(Czochralski) 단결정 성장 기술의 기초입니다.
D
D-결함 – 공석이 뭉쳐 형성된 Si의 매우 작은 공극입니다.
Denuded Zone – 게터링을 통해 오염 물질 및/또는 결함이 제거된 반도체 기판 표면의 매우 얇은 영역입니다.
다이싱 – 반도체 웨이퍼를 각각 완전한 반도체 장치를 포함하는 개별 칩으로 절단하는 프로세스입니다. 대구경 웨이퍼 다이싱은 초박형 다이아몬드 블레이드가 있는 고정밀 톱을 사용하여 선호하는 결정학 평면을 따라 웨이퍼를 부분적으로 절단함으로써 수행됩니다.
다이 – 아직 패키징되지 않은 전체 집적 회로를 포함하는 단일 반도체 조각입니다. 칩.
딤플(Dimple) - 완만하게 경사진 면이 있는 얕은 함몰부로 오목하고 타원체 모양을 나타내며 적절한 조명 조건에서 육안으로 볼 수 있습니다.
도너(Donor) - 전자를 전도대에 기증하여 전자 전도를 유도하는 반도체의 불순물 또는 불완전성입니다.
도펀트(Dopant) – 일반적으로 주기율표의 세 번째 또는 다섯 번째 열에 속하는 화학 원소로, 전도성 유형과 저항률을 설정하기 위해 반도체 결정에 미량으로 포함됩니다.
도핑 – 전기 저항을 제어하기 위해 반도체에 특정 불순물을 추가하는 것입니다.
E
원소 반도체 – 주기율표 IV족의 단일 원소 반도체. Si, Ge, C, Sn.
EPI 레이어 – 에피택시라는 용어는 '위에 배열'을 의미하는 그리스어에서 유래되었습니다. 반도체 기술에서는 필름의 단결정 구조를 말합니다. 이 구조는 CVD 반응기에서 실리콘 원자가 베어 실리콘 웨이퍼에 증착될 때 발생합니다. 화학 반응물이 제어되고 시스템 매개변수가 올바르게 설정되면 증착 원자는 표면에서 이동하고 웨이퍼 원자의 결정 배열에 맞춰 방향을 정할 수 있는 충분한 에너지를 가지고 웨이퍼 표면에 도착합니다. 따라서 에피택셜 필름은<111>지향성 웨이퍼는<111>정위.
에피택셜 레이어(Epitaxis Layer) - 에피택시 과정에서 성장한 레이어입니다.
에피택시 – 단결정 물질의 얇은 "에피택셜" 층이 단결정 기판에 증착되는 프로세스입니다. 에피택셜 성장은 기판의 결정학 구조가 성장하는 물질에서 재현되는 방식으로 발생합니다. 또한 기판의 결정 결함은 성장하는 물질에서 재현됩니다. 기판의 결정학 구조가 재현되더라도 에피택셜 층의 도핑 수준과 전도성 유형은 기판과 독립적으로 제어됩니다. 예를 들어 에피택셜 층은 기판보다 화학적으로 더 순수하게 만들어질 수 있습니다.
에칭 – 필름이나 기판의 표면을 공격하여 선택적으로 또는 비선택적으로 재료를 제거하는 용액, 용액 혼합물 또는 가스 혼합물입니다.
증발 – 박막 재료를 증착하는 데 사용되는 일반적인 방법입니다. 증착할 재료가 녹아 증발하기 시작할 때까지 진공(10-6 – 10-7 Torr 범위)에서 가열됩니다. 이 증기는 증발 챔버 내부의 더 차가운 기판에 응축되어 매우 부드럽고 균일한 얇은 필름을 형성합니다. 고융점 재료에는 적합하지 않습니다. PVD 방식의 박막 형성 방법.
외부, 외부 게터링 - 반도체 웨이퍼의 오염 물질과 결함을 게터링하는 프로세스는 뒷면 표면에 응력을 가한 후(손상을 유발하거나 반도체 열팽창 계수와 다른 특성을 갖는 재료를 증착하여) 웨이퍼를 열처리하여 수행됩니다. 오염 물질 및/또는 결함은 반도체 장치가 형성될 수 있는 전면 표면에서 멀어지고 후면 쪽으로 재배치됩니다.
F
플랫 – 코드로 제거된 원형 웨이퍼 주변의 일부입니다.
평탄도(Flatness) – 웨이퍼 표면의 경우, 진공에 의해 이상적으로 깨끗하고 평평한 표면으로 끌어당겨질 때와 같이 웨이퍼의 뒷면이 이상적으로 평평할 때 지정된 기준 평면에 대해 TIR 또는 최대 FPD로 표시되는 앞면의 편차입니다. 척.
플로트 존 결정 성장(FZ) – 단결정 반도체 기판을 형성하는 데 사용되는 방법(CZ 대체). 다결정 재료는 단결정 시드가 다결정 재료와 접촉하는 평면을 국부적으로 녹여 단결정으로 변환됩니다. 매우 순수하고 저항성이 높은 Si 웨이퍼를 만드는 데 사용됩니다. 대형 웨이퍼(< 200mm) as CZ does; radial distribution of dopant in FZ wafer is not as uniform as in CZ wafer.
초점면(Focal plane) - 이미징 시스템의 초점을 포함하는 이미징 시스템의 광축에 수직인 평면입니다.
G
게터링(Gettering) – 반도체의 오염 물질 및/또는 결함을 상단 표면에서 벌크로 이동시키고 거기에 가두어 무결함 영역을 만드는 프로세스입니다.
전역 평탄도(Global Flatness) – FQA 내에서 지정된 참조 평면을 기준으로 한 TIR 또는 최대 FPD입니다.
H
헤이즈(Haze) - 표면 지형(미세 거칠기)이나 밀도가 높은 표면 또는 표면 근처 결함으로 인해 발생하는 국지화되지 않은 광산란입니다.
HMDS – 헥사메틸디실리잔; 웨이퍼 표면에 대한 포토레지스트의 접착력을 향상시킵니다. SiO2에 포토레지스트를 접착하기 위해 특별히 설계되었습니다. 레지스트 증착 직전에 웨이퍼 표면에 증착됩니다.
I
잉곳 – 일반적으로 약간 불규칙한 크기의 다결정 또는 단결정 실리콘의 원통형 또는 직사각형 고체입니다.
고유 게터링(Intrinsic Gettering) – 일련의 열처리를 통해 반도체의 오염 물질 및/또는 결함 게터링이 (웨이퍼와의 물리적 상호 작용 없이) 수행되는 프로세스입니다.
J
Jeida Flat – 메이저/마이너 플랫 길이에 대한 일본 표준
L
라인 결함 – 탈구.
국부적인 광산란 – 웨이퍼 표면 위 또는 안에 있는 입자나 구덩이와 같은 고립된 특징으로, 주변 웨이퍼 표면에 비해 광산란 강도가 증가합니다. 광점 결함이라고도 합니다.
M
밀러 지수(Miller Indices) - 단위 길이의 세 결정 축에서 평면 절편의 역수에 비례하는 가장 작은 정수입니다.
소수 캐리어 – 전체 전하 캐리어 농도의 절반 미만을 구성하는 전하 캐리어 유형.
모니터 등급 - 주로 입자 모니터에 사용됩니다.
N
나노미터, nm – 반도체 산업에서 일반적으로 사용되는 길이 단위. 10억분의 1미터, 10-9m [nm]; 마이크로칩, 마이크로기술 등의 용어는 나노칩, 나노기술로 대체되고 있다.
노치(Notch) – 노치 중심을 통과하는 직경이 지정된 저굴절률 결정 방향과 평행하도록 지정된 모양과 치수로 의도적으로 제작된 들여쓰기입니다.
N-type Semiconductor – semiconductor in which the concentration of electrons is much higher than the concentration of holes (p>>N); 전자는 다수 캐리어이며 전도성을 지배합니다.
O
실리콘 내 산소 - 산소는 Czochralski 단결정 성장 과정에서 실리콘으로 유입됩니다. 적당한 농도(1017cm3 미만)의 산소는 실리콘 웨이퍼의 기계적 특성을 향상시키며, 과잉 산소는 실리콘에서 n형 도펀트로 작용합니다.
P
입자 – 결정학이 웨이퍼에 연결되지 않은 이물질 또는 실리콘의 작고 분리된 조각
물리적 기상 증착(PVD) – 소스에서 기판으로 재료의 물리적 전달(예: 열 증발 및 스퍼터링)을 통해 박막 증착이 발생합니다. 증착된 물질의 화학적 조성은 공정 중에 변경되지 않습니다.
평면 결함 – 영역 결함이라고도 알려져 있습니다. 기본적으로 전위 배열, 예를 들어 결정립 경계, 적층 결함.
점 결함 – 격자 공극, 격자간 원자 또는 치환 불순물과 같은 국부적인 결정 결함입니다. 광점 결함과 대조됩니다.
연마 – 웨이퍼 표면의 거칠기를 줄이거나 표면에서 과도한 물질을 제거하기 위해 적용되는 공정입니다. 일반적으로 연마는 화학적으로 반응하는 슬러리를 사용하는 기계적-화학적 공정입니다.
다결정 물질(Poly Crystalline Material), 폴리(Poly) – 많은(종종) 작은 단결정 영역이 무작위로 연결되어 고체를 형성합니다. 영역의 크기는 재료와 형성 방법에 따라 다릅니다. 고농도로 도핑된 폴리 Si는 일반적으로 실리콘 MOS 및 CMOS 장치의 게이트 접점으로 사용됩니다.
1차 플랫(Primary Flat) - 웨이퍼에서 가장 긴 길이의 플랫으로 코드가 지정된 저굴절률 결정 평면과 평행하도록 방향이 지정됩니다. 주요 아파트.
Prime Grade – 실리콘 웨이퍼의 최고 등급입니다. SEMI는 실리콘 웨이퍼를 "프라임 웨이퍼"로 라벨링하는 데 필요한 벌크, 표면 및 물리적 특성을 나타냅니다. 기기 등의 제조에 사용되는 최고급 등급으로 기계적, 전기적 특성이 강합니다.
P-type Semiconductor – semiconductor in which the concentration of holes is much higher than the concentration of electrons (n>>피); 정공은 다수 캐리어이며 전도성을 지배합니다.
Q
석영 - 단결정 SiO2.
R
재생 등급 – 제조에 사용된 후 재생(에칭 또는 연마)된 후 제조에 다시 사용되는 낮은 품질의 웨이퍼입니다.
저항률(전기적) - 전하를 띤 캐리어가 물질을 통과하여 흐르는 어려움을 측정한 것입니다. 전도도의 역수.
거칠기 – 표면 질감의 더 좁은 간격의 구성 요소입니다.
S
사파이어 - 단결정 Al2O3; 다양한 형태로 합성 및 가공이 가능합니다. 화학적으로 내성이 강함; UV 방사선에 투명합니다.
SC1 – 표준 RCA 세척 순서의 첫 번째 세척조, Si 표면에서 입자를 제거하도록 설계된 NH4OH/H2O2/H2O 용액.
SC2 – 표준 RCA 세척 순서의 2차 세척조, Si 표면에서 금속을 제거하도록 설계된 HCl/H2O2/H2O 용액입니다.
2차 플랫 – 1차 오리엔테이션 플랫보다 길이가 짧은 플랫. 1차 오리엔테이션 플랫에 대한 위치는 웨이퍼의 유형과 방향을 식별합니다. 마이너 플랫.
시드 크리스탈 – 이 패턴이 재현되는 물질의 성장 패턴을 설정하기 위해 결정 성장에 사용되는 단결정 물질입니다.
실리콘 – 가장 일반적인 반도체, 원자 번호 14, 에너지 갭 Eg=1.12 eV-간접 밴드갭; 결정 구조- 다이아몬드, 격자 상수 0.543 nm, 원자 농도 5×1022 원자/cm, 굴절률 3.42, 밀도 2.33 g/cm3, 유전 상수 11.7, 고유 캐리어 농도 1.02x1010cm{{19} }, 300° K에서 전자와 정공의 이동도: 1450 및 500 cm2/Vs, 열 전도도 1.31 W/cm°C, 열팽창 계수 2.6×10-6 °C-1, 녹는점 1414°C; 우수한 기계적 특성(MEMS 응용 분야); 단결정 Si는 최대 직경 300mm의 웨이퍼로 가공할 수 있습니다.
사이트 평탄도(Site Flatness) – FQA에 속하는 사이트 부분의 TIR 또는 최대 FPD입니다.
SOI - 실리콘 온 절연체; 차세대 CMOS IC에서 선택되는 실리콘 기판; 기본적으로 얇은 산화물 층(SiO2)이 묻혀 있는 실리콘 웨이퍼입니다. 장치는 매립된 산화물 상단의 실리콘 층에 내장되어 기판으로부터 전기적으로 절연됩니다. SOI 기판은 IC의 인접한 장치 간에 탁월한 절연을 제공합니다. SOI 장치는 기생 용량을 줄였습니다.
SOS - 실리콘 온 사파이어; 에피택셜 증착을 통해 사파이어 기판(절연체) 위에 활성 Si 층을 형성하는 SOI의 특수한 경우; Si와 사파이어 사이의 약간의 격자 불일치로 인해 임계 두께보다 큰 Si 에피택셜 층은 높은 결함 밀도를 갖습니다.
SIMOX – 산소 주입에 의한 분리; Si 기판에 다시 주입된 산소 이온은 매립된 산화물 층을 형성합니다. SIMOX는 SOI 웨이퍼를 제작할 때 일반적으로 사용되는 기술입니다.
단결정 – 원자가 전체 재료 조각에 걸쳐 특정 패턴에 따라 배열되어 있는 결정질 고체입니다. 일반적으로 단결정 재료는 다결정 및 비정질 재료에 비해 전자 및 광자 특성이 우수하지만 제조가 더 어렵습니다. 모든 고급 반도체 전자 및 광자 재료는 단결정 기판을 사용하여 제조됩니다.
단일 웨이퍼 프로세스 – 한 번에 하나의 웨이퍼만 처리됩니다. 단일 웨이퍼 처리를 위해 특별히 설계된 도구는 웨이퍼 직경이 증가함에 따라 더욱 보편화됩니다.
슬라이스 방향(Slice Orientation) – 슬라이스 표면과 결정의 성장 평면 사이의 각도입니다. 가장 일반적인 슬라이스 방향은 다음과 같습니다.<100>, <111>그리고<110>.
슬라이싱(Slicing) – 단결정 잉곳을 웨이퍼로 절단하는 과정을 말합니다. 고정밀 다이아몬드 블레이드가 사용됩니다.
슬러리(Slurry) – 연마 성분이 부유되어 있는 액체입니다. 고체 표면의 래핑, 연마 및 연삭에 사용됩니다. 화학적으로 활성을 가질 수 있습니다. CMP 프로세스의 핵심 요소입니다.
스마트 컷(Smart Cut) – 활성층의 원하는 두께에 가깝게 상단 웨이퍼를 절단하여 결합된 SOI 기판을 제조하는 데 사용되는 프로세스입니다. 본딩 전 하나의 웨이퍼에 미래 SOI 웨이퍼의 활성층 두께를 결정하는 깊이까지 수소가 주입됩니다. 본딩 후 웨이퍼는 어닐링(~500°C)됩니다. 이 때 웨이퍼는 응력을 받는 평면을 따라 분할됩니다. 수소를 이식했습니다. 그 결과 SOI 기판을 형성하는 매우 얇은 Si 층이 생성됩니다.
스퍼터링, 스퍼터 증착 – 고에너지 화학적 불활성 이온(예: Ar+)에 의한 고체(타겟) 충격; 타겟 근처에 의도적으로 위치한 기판 표면에 재증착되는 타겟으로부터 원자의 방출을 유발합니다. 금속 및 산화물의 물리적 기상 증착의 일반적인 방법.
스퍼터링 타겟 – 스퍼터 증착 공정 중 소스 재료. 일반적으로 이온 충격에 노출되어 소스 원자를 느슨하게 하고 샘플 위에 두드리는 진공 챔버 내부의 디스크입니다.
표면 손상 – 단결정 반도체 기판 표면의 결정학 순서의 중단과 관련된 프로세스입니다. 일반적으로 건식 에칭 및 이온 주입 중 고에너지 이온과 표면 상호 작용으로 인해 발생합니다.
표면 거칠기(Surface Roughness) – 반도체 표면의 평탄도 붕괴; 가장 높은 표면 특징과 가장 깊은 표면 특징 사이의 차이로 측정됩니다. 0.06nm만큼 낮거나 에피택셜 레이어가 있는 고품질 Si 웨이퍼일 수 있습니다.
T
타겟(Target) – 증발 또는 증착 중에 사용되는 소스 물질입니다. 스퍼터링에서는 일반적으로 고순도 디스크 형태입니다. 전자빔 증발에서는 일반적으로 도가니 형태입니다. 열 증발에서 원료는 일반적으로 저항력 있게 가열되는 보트에 보관됩니다.
테스트 등급 – Prime보다 품질이 낮은 순수 실리콘 웨이퍼로 주로 테스트 프로세스에 사용됩니다. SEMI는 실리콘 웨이퍼를 "테스트 웨이퍼"로 라벨링하는 데 필요한 벌크, 표면 및 물리적 특성을 나타냅니다. 연구 및 테스트 장비에 사용됩니다.
열 산화, 열 산화물 - 상승된 온도에서 표면 산화를 통해 기판에 산화물이 성장합니다. 실리콘의 열 산화는 매우 높은 품질의 산화물인 SiO2를 생성합니다. 대부분의 다른 반도체는 장치 품질의 열 산화물을 형성하지 않으므로 "열 산화"는 "실리콘의 열 산화"와 거의 동의어입니다.
총 표시 판독값(TIR) – 기준 평면과 평행한 두 평면 사이의 가장 작은 수직 거리로, 지정된 항목에 따라 FQA, 사이트 또는 하위 사이트 내 웨이퍼 전면의 모든 지점을 포함합니다.
총 두께 변화(TTV) – 웨이퍼 두께의 최대 변화입니다. 총 두께 변화는 일반적으로 웨이퍼를 교차 패턴의 5개 위치(웨이퍼 가장자리에 너무 가깝지 않은 위치)에서 측정하고 측정된 최대 두께 차이를 계산하여 결정됩니다.
W
웨이퍼 – 얇은(두께는 웨이퍼 직경에 따라 다르지만 일반적으로 1mm 미만) 단결정 반도체 잉곳에서 잘라낸 단결정 반도체 재료의 원형 조각입니다. 반도체 장치 및 집적 회로 제조에 사용됩니다. 웨이퍼 직경은 25mm에서 300mm까지 다양합니다.
웨이퍼 본딩 – 두 개의 반도체 웨이퍼를 결합하여 단일 기판을 형성하는 프로세스입니다. SOI 기판을 형성하기 위해 일반적으로 적용되며; Si 위의 GaAs 또는 Si 위의 SiC와 같은 다양한 재료의 웨이퍼 결합; 유사한 재료를 접착하는 것보다 어렵습니다.
웨이퍼 직경 – 슬라이스 중심을 포함하고 플랫이나 기타 주변 신탁 영역을 제외한 원형 슬라이스 표면의 선형 거리입니다. 표준 실리콘 웨이퍼 직경은 25.4mm(1인치), 50.4mm(2인치), 76.2mm(3인치), 100mm(4인치), 125mm(5인치), 150mm(6인치), 200mm(8인치)입니다. 및 300mm(12인치).
웨이퍼 제조 – 단결정 반도체 잉곳을 제조하고 절단, 연삭, 연마 및 세척을 통해 원하는 직경과 물리적 특성을 가진 원형 웨이퍼로 변형시키는 공정입니다.
웨이퍼 플랫 – 웨이퍼 주변의 평평한 영역. 웨이퍼 플랫의 위치 및 수에는 웨이퍼의 결정 방향과 도펀트 유형(n형 또는 p형)에 대한 정보가 포함됩니다.
워프 – 오목한 영역과 볼록한 영역을 모두 포함하는 슬라이스 또는 웨이퍼 중심선 평면에서의 편차입니다.