EPI (Epitaxial Growth)에 대해 얼마나 알고 있습니까?

Jun 19, 2025 메시지를 남겨주세요

EPI (epitaxy) 공정은 반도체 제조의 주요 재료 성장 기술입니다. . epitaxies epitaxies 단일 결정 실리콘 기판에서 고품질 단일 결정 실리콘 또는 실리콘 합금 재료의 층은 후속 장치 제조를위한 더 나은 기간 플랫폼을 제공하기 위해 더 나은기구를 제공하기 위해 {}}, CMOS, CMOS, CMOS, CMOS에서 사용됩니다. Bicmos, RF 칩 등 .

 

1. EPI 프로세스의 정의

에피 택시 (epitaxial Growth)는 기질과 동일한 결정 방향을 갖는 새로운 단일 결정 재료 층을 형성하기 위해 기존의 격자 구조를 갖는 결정 기판 (일반적으로 단일 결정 실리콘)의 격자 방향을 따라 동일하거나 다른 재료의 성장을 말한다 (..

 

2. EPI 프로세스의 주요 목적입니다

목적 설명
결정 품질 향상 고품질의 저 불명예 밀도 성장 층을 제공합니다
도핑 농도 및 유형 제어 기판보다 낮은 (낮은 도핑) 또는 더 많은 도핑 된 영역, 드리프트 영역을 형성하는 영역 .
균주 공학 소개 캐리어 이동성을 향상시키기 위해 EPI 층에 시그 또는 스트레스 요인을 소개합니다 (예 : 변형 실리콘)
장치 격리 계층을 제공합니다 SOI, Bicmos 및 기타 구조에서 수직 분리 층의 형성을 지원합니다.
고전압 장치 구조를 지원합니다

예를 들어, LDMOS 및 IGBT는 드리프트 영역으로서 두껍고 낮은 도핑 된 EPI 층이 필요합니다.

 

 

 

3. EPI 프로세스 분류

1. 재료 유형별 분류

유형 설명하다
SI EPI 가장 흔한 단결정 실리콘 에피 택셜 층
시기 에피 균주 엔지니어링 또는 RF 장치를위한 게르미늄 도핑 실리콘 에피 택셜 층
SI : C EPI 붕소 확산을 제한하기위한 탄소 도핑 실리콘 에피 택셜 층 (PMOS)
III-V EPI GAAS, INP 등 ., 주로 광전자 장치, 고속 장치 (일반적으로 CMOS 메인 라인에 있지 않음)에 사용됩니다.

2. 도핑 유형별 분류

유형 설명하다
N 형 EPI 인/비소 도핑, N-LDMOS와 같은 전력 장치의 드리프트 층에 적합합니다.
P 형 EPI P 형 CMOS 장치 구조에 적합한 붕소 도핑
본질적인 EPI 고전압 응용 분야를 위해 매우 낮은 도핑, 고유 한 실리콘에 가깝습니다.

3. 구조적 형태별 분류

유형 설명
단일 계층 에피 단일 두께/도핑 구조
다층 EPI 초기 장애 SJ MOSFET 구조에 필요한 교대 P/N 층과 같은 등급 도핑
선택적 EPI 핀 피트 또는 변형 구조에 사용되는 웨이퍼 (예 : 소스/배수)의 지역에서만 자랍니다.

 

 

4. EPI 프로세스 흐름의 개요
기판 준비 :

- 광택 실리콘 웨이퍼 청소 (RCA 청소);

- 원래 산화물 층 (HF 또는 HCL 가스 처리)을 제거합니다.

-Si를 청소하기위한 표면 감소 (100) 베어 표면

결정 성장 (에피 택셜 반응) :

-CVD (화학 증기 증착) 공정;

-공통 반응 가스 :

-sih₄ (Silane), Sicl₄, Hcl

-도구 가스 : phing (인), b₂h₆ (붕소), ash ₃ (비소)

프로세스 제어 매개 변수 :

-온도 : 900도 ~ 1200도 (뜨거운 벽 또는 차가운 벽 원자로)

-압력 : 저압 또는 대기압;

-성장 속도 :<1μm/min (strict requirements on thickness/uniformity)

사후 처리 :

-테스트 두께 균일 성, 도핑 분포;

-Step 높이 측정;

-Surface 결함 분석 (e . g . 옵티스/sem/afm/등을 사용하여 결정 탈구를 감지합니다)

 

5. 공통 EPI 응용 프로그램 시나리오
1. 전원 장치 (LDMOS, IGBT, 다이오드)
낮은 도핑, 두꺼운 에피 층은 드리프트 영역을 형성합니다.
고장 전압 증가 및 전도 손실 감소 .

2. FINFET/CMOS 고성능 장치

소스/드레인의 선택적시기 에피;

변형 소개, 이동성 향상 및 저항 감소 .
3. RF 장치 (RF CMOS, HBT)
정확하게 제어 된시기 에피 층은 이종 구조 (예 : Sige HBT)를 형성한다.
더 나은 주파수 응답 및 저음 특성을 제공 .

 

6. EPI 프로세스의 도전

도전 설명
격자 결함 제어 EPI 층은 낮은 탈구 밀도를 유지해야합니다 (e . g . tdd <1e4)
도핑 정밀 제어 특히 다층 구조에서 <5% 변동을 달성합니다
인터페이스 청결 인터페이스 불순물/산화는 결정 불일치 및 전기 분해를 유발할 수 있습니다
단계 높이/계단 제어 후속 포토 리소그래피 및 평탄도에 대한 높은 요구 사항
비용 EPI 장비는 비싸고 느리고 비용이 많이 듭니다

 

7. EPI와 다른 기술 간의 관계

기술 관계
소이 EPI는 장치 제조를 위해 실리콘 층에서 성장할 수 있습니다.
Finfet 소스/배수는 종종 선택적 EPI를 사용하여 변형을 도입합니다
슈퍼 정션 교대 P/N 유형 에피 층의 다중 층은 고전압 MOS 구조를 형성합니다.
고전압 CMO EPI 층은 고전압 드리프트 영역을 구성하고 매장 된 층과 공동으로 RON 및 BV를 최적화합니다.

 

요약

프로젝트 콘텐츠
목적 고품질의 도핑 제어 단결정 구조를 제공합니다
방법 웨이퍼의 화학 기상 증착 (CVD) 단결정 에피 택시
애플리케이션 고전압 장치, RF, Finfet, SOI, 전원 장치 등 .
도전 결정 결함, 도핑 정확도, 표면 평탄도, 비용