소개: 모놀리식에서 모듈식으로의 패러다임 전환
더 작은{0}}단일 실리콘 다이에 더 많은 기능을 통합하는 기존 경로(무어의 법칙)는 많은 애플리케이션에서 엄청나게 비용이 많이 들고 기술적으로 까다로워지고 있습니다. 업계의 대답은 HI(이종 통합)입니다. 즉, 로직, 메모리, 아날로그, RF 또는 포토닉스에 최적화된-여러 특수 칩렛을-밀접하게 결합된 시스템 수준 패키지로 조립하는 것입니다.- 이러한 "무어 그 이상" 접근 방식은 탁월한 성능, 유연성 및 시장 출시 기간-을-제공합니다. 이 혁명의 중심에는 소박하지만 정교한 구성 요소, 즉 실리콘 인터포저와 이 모든 것을 가능하게 하는 웨이퍼{9}}레벨 패키징(WLP) 프로세스가 있습니다.
1장: 실리콘 인터포저: 시스템의 신경계
인터포저는 패키지 베이스와 적층된 칩렛 사이에 위치하는 패시브 실리콘 기판입니다. 이는 장치 칩 자체가 아니라 실리콘 위에 있는 고밀도 "전자 회로 기판"입니다.-
- 기능: 주요 역할은 위에 배치된 칩렛 사이에 수천 개의 초미세 전기 경로를 제공하는 것입니다.{0}} 이는 표면의 마이크로{2}}범프 네트워크와 실리콘 인터포저 웨이퍼를 완전히 통과하여 상단과 하단을 연결하는 관통-실리콘 비아(TSV)-수직 구리 와이어를 통해 달성됩니다.
- 왜 실리콘인가? 유리 또는 유기 기판은 실리콘의 장점을 따라올 수 없습니다.
- CTE 일치: 열팽창 계수(CTE)는 실리콘 칩렛의 열팽창 계수와 완벽하게 일치하여 온도 주기 동안 기계적 응력과 고장을 방지합니다.
- 초-미세 배선: 반도체 리소그래피는 모든 유기 기판을 훨씬 능가하는 마이크론- 규모의 배선 밀도를 허용하여 GPU를 여러 스택의 HBM(고{2}}스택)에 연결하는 데 필요한 대규모 상호 연결을 가능하게 합니다.
- 열전도율: 실리콘은 강력한 컴퓨팅 칩렛에서 열을 효과적으로 확산시킵니다.
2장: 제조상의 과제: 웨이퍼에서 인터포저까지
완벽한 인터포저를 생산하면 웨이퍼 처리 및 처리가 한계에 도달하게 됩니다.
- 웨이퍼 시작: 고주파수에서 신호 손실을 최소화하려면 높은-저항률 실리콘이 필요합니다. 또한 정밀한 TSV 에칭을 위해서는 뛰어난 결정학적 균일성을 가져야 합니다.
- TSV 형성: 이것이 핵심 과제입니다. 고급 DRIE(심부 반응성{1}}이온 에칭)를 사용하여 웨이퍼 전체(또는 대부분)에 깊고 좁은 구멍을 에칭합니다. 그런 다음 이러한 구멍에는 절연체, 장벽 층이 늘어서 있고 구리로 채워집니다.
- 웨이퍼 박형화: 전면-측면 처리 후 연결을 위해 TSV 바닥이 노출되도록 후면에서 웨이퍼를 얇게(종종 100μm 이하)해야 합니다. 이 백{3}}연삭 공정에서는 웨이퍼 변형, 균열 또는 장치 성능을 저하시키는 응력 유발을 방지하기 위해 극도의 정밀도가 요구됩니다. 후속 연마(응력 완화)가 중요합니다.
- 임시 접착/탈{0}}접착: 깨지기 쉽고 얇은 웨이퍼는 취급 및 뒷면 처리 중에 지지용 특수 접착제를 사용하여 단단한 캐리어 유리에 일시적으로 접착된 다음-섬세한 작업이 끝나면 접착이 해제됩니다-.
3장: 생태계: 웨이퍼-레벨 패키징 및 조립
인터포저는 플랫폼이지만 웨이퍼{0}}레벨 패키징(WLP)은 최종 시스템을 구축하는 기술 집합입니다.
- 팬-웨이퍼-레벨 패키징(FO-WLP): 칩렛을 임시 캐리어에 배치하고 에폭시 몰드 화합물을 적용하여 칩렛 주위에 "재구성된 웨이퍼"를 형성합니다. 그런 다음 얇은-필름 금속의 재분배 레이어(RDL)가 상단에 제작되어 연결을 더 큰 피치로 펼치므로 밀도가 낮은 애플리케이션을 위한 기존 기판이나 인터포저가 필요하지 않습니다. 이는 모바일 프로세서 및 RF 모듈을 위한 비용 효율적인-솔루션입니다.
- 2.5D 통합: 고전적인 인터포저- 기반 접근 방식입니다. 여러 개의 칩렛이 TSV가 포함된 패시브 실리콘 인터포저 위에-나란히-나란히 배치됩니다. CPU/GPU를 HBM 메모리와 통합하기 위한 표준입니다.
- 3D IC 통합: 마이크로-범프 또는 하이브리드 본딩(직접 구리-대-구리 본딩)을 사용하여 칩렛을 서로 직접 접착하여 스택을 한 단계 더 발전시킵니다. 이는 미래의 AI 가속기에 매우 중요한 상호 연결 밀도와 가능한 최단 경로를 달성합니다. 이를 위해서는 더욱 발전된 웨이퍼 박화 및 본딩 서비스가 필요합니다.
4장: 파운드리 및 OSAT의 전략적 필수 요소
반도체 파운드리 및 아웃소싱 반도체 조립 및 테스트(OSAT) 회사의 경우 인터포저 및 WLP 기술을 마스터하는 것이 경쟁 필수 요소입니다. 이를 위해서는 재료, 프로세스 및 열-기계적 응력에 대한 수직적으로 통합된 이해가 필요합니다. 이들의 성공은 특수 출발 물질에 대한 안정적인 공급망에 달려 있습니다.
- 박형화를 위한 엄격한 두께 변화(TTV)를 갖춘 초박형 웨이퍼입니다.
- 저손실 인터포저를 위한 고저항-실리콘 웨이퍼입니다.-
- 미세한 피치 RDL 리소그래피를 위한 완벽한 표면을 갖춘 최고급{0}}품질의 웨이퍼입니다.-
- 복잡하고 얇은 패키지를 손상 없이 개별화하는 정밀 다이싱 서비스입니다.
포장 혁명을 위한 파트너
HI 혁명을 주도하는 기업은 기본 자료에 불일치가 있어서는 안 됩니다. Sibranch Microelectronics는 이 생태계에서 중요한 조력자 역할을 합니다. 우리의 역량은 고급 패키징의 문제점을 직접적으로 해결합니다.
우리는 인터포저 제조에 이상적인 고저항률의 초평탄한-실리콘 웨이퍼를 공급합니다.
당사의 백{0}}연삭 및 다이싱 서비스는 표준 웨이퍼를 얇고 즉시 처리 가능한-인터포저 기판으로 변환하거나 섬세한 패키지를 개별화하는 데 필요한-부가가치 단계입니다.
초박형 웨이퍼 처리 및 관련 과제 이해에 대한 당사의 전문 지식은 패키징 엔지니어에게 귀중한 지원을 제공합니다.
특수 기판과 정밀 처리 서비스를 모두 제공함으로써 우리는 단일{0}}솔루션 제공업체로서 고급 포장 분야 파트너의 공급망 복잡성과 위험을 줄여줍니다.
결론: 새로운 중력 중심
이기종 통합 시대에는 패키지가 시스템이며, -액티브 칩렛과 패시브 인터포저로서-패키지 내부의 실리콘이 그 어느 때보다 중요합니다. TSV, 웨이퍼 박형화, 3D 적층의 복잡성으로 인해 재료 과학과 정밀 제조가 중심 단계로 발전했습니다. 이 새로운 패러다임에서 성공하려면 웨이퍼가 더 이상 트랜지스터의 캔버스가 아니라 패키지 자체의 최종 시스템-에 포함된-필수 3차원 구성 요소라는 점을 이해하는 기판 파트너부터 시작하여 공급망 전반에 걸친 심층적인 협력이 필요합니다.
